

(11) Publication number:

0501352

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 03164830

(22) Application date: 05.07.91

(51) Intl. Cl.: H01L 21/66 G01R 31/28 H01L 27/04

(30) Priority:

(43) Date of application publication:

22.01.93

(84) Designated contracting

states:

(71) Applicant: NEC KYUSHU LTD

(72) Inventor: NAKAJIMA TOSHIHIKO

(74) Representative:

(54) **SEMICONDUCTOR** INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To improve manufacturing efficiency at the time of manufacturing by incorporating an identification code into each piece of semiconductor integrated circuit at the time of a stepper exposure of a patterning process of an aluminum layer.


CONSTITUTION: An aluminum layer 3 is provided around a chip area 2 provided on a semiconductor wafer, and when the aluminum layer 3 is processed by patterning, a code pattern 6 which is made by patterning individual identification code corresponding to respective chips is formed within code areas 4 and 5 by a stepper exposure. The information of each chip is optically read at the time of electrical characteristic test of a semiconductor integrated circuit on the chip, and its judging results on good or bad, grade information, etc., can be recorded on a memory cell


05013622 A

provided on the respective chips, so that only the chips of intended grade can be selected for fabrication, resulting in eliminating a products stock which are not required.

COPYRIGHT: (C)1993,JPO&Japio

BEST AVAILABLE COPY





BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出覲公開各号

特開平5-13529

(43)公開日 平成5年(1998) 1月22日


1/66 F 7013—4M 设确表示	L	7. 1		識別記号		(51)Int.CL ⁵
1/28			庁内整理番号 7013 4M		21/66	HOLL
			1414	•	31/28	G01R
1/68 E 7013-4M			7013-4M	E	21/68	HOIL
				T	27/04	
6912-2G G 0 1 R 31/28 V				-		
審査請求 未請求 請求項の数1(全 3	審查請求 未請求 請求明					
特顯平3-164930 (71)出願人 00016450		(71)出頃人		埼順平3-164930	}	(21)出題書号
平成 3 年(1991) 7 月 5 日	展本県熊本市八幡町100月		5 E	P成3年(1991)7月		22)出戰日
(72)発明者 中島 俊彦		(72)発明者				
常本県龍本市八崎町100番地九州日本電 株式会社内	麻李吳爾李市八時町1009 模式会社内					
(74)代理人 弁理士 內原 晋		(74)代理人				
N ₂						


(54)【発明の名称】 半導体集領回路

(57)【要約】

【目的】アルミニウム層のパターニング工程のステッパー電光時に、半導体集積回路個片に含々の識別コードを作り込み、製造における生産効率の向上を図る。

【構成】半導体ウェーハ上に設けたチップ領域2の周囲にアルミニウム層3を設け、アルミニウム層3をおけ、アルミニウム層3をパターニングする際に、ステッパー露光により夫々のチップに対する個体識別コードをパターン化したコードパターン6をコード領域4、5内に形成し、チップ上の半導体集積回路の電気的特性試験時に個片の情報を光学的に読み取り、その良否の判定結果・グレード情報等を夫々のチップ上に設けたメモリセルに記録することが出来。需要に応じたグレードのチップのみを選別して組立てることが可能となり、不用品の在庫を無くすことが出来る。





【特許請求の範囲】

【請求項1】 半導体チップ領域の外周に設けた金属層 と、前記金属層の一部に設けて前記半導体チップの個体 識別情報を表示する識別パターンと 少くとも前記半導 体チップの一部に設けたメモリセルとを有することを特 徴とする半導体集補回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路の製造方 積回路を識別する方法に関するものである。

[0002]

【従来の技術】従来の半導体集補回路は図3に示すよう に、半導体ウェーハ1のチップ領域2に設けた半導体集 緑回路の電気的特性試験を行い、その結果不良となった チップ上にインカー等によりマークを形成し、無印の良 品Aとマーク付の不良品Bを識別できるようにしてい た。

[0003]

【発明が解決しようとする課題】上述した従来の半導体 20 集積回路では、グレード分類を行なう製品についても良 品のチップ全数を組立てて製品化し、電気的特性による グレード選別を行っているため、需要の多いグレードの ものから出荷され、需要の少いグレードのもは在庫され ていた。そのため、需要の少いものまでも余分に作って しまい、製造原価が高くなったり生産効率が低くなると いう欠点がある。

[0004]

【課題を解決するための手段】本発明の半導体集積回路 は、半導体チップ領域の外層に設けた金属層と、前記金 30 属層の一部に設けて前記半導体チップの個体識別情報を **表示する識別パターンと、少くとも前記半導体チップの** 一部に設けたメモリセルとを有する。

[0005]

【実施例】次に、本発明について図面を参照して説明す

[0006]図1(a)、(b)は本発明の一実施例を 示す半導体チップの平面図及び部分拡大図である。

【0007】図1(a)、(b)に示すように、チップ 領域2の外国に設けたアルミニウム層3の一部にロット 40 9 香号や個体番号等の各チップ毎に固有の製品情報・個体 **情報等をコード化して記録させたコードパターン6を有**

するコード領域4,5を設けている。

【()()()8】図2は本発明のコードバターン形成方法を 説明するための模式図である。

【①①09】図2に示すように、アルミニウム層のパタ ーニング工程のステッパー翼光時にレチクル8に近接し てコードパターンに対応するプラインド7を配置させ固 有データを縮小レンズ9を通して半導体ウェーハ 1 に同 時羅光して各チップ領域2の外國に製品情報や個体認識 データを記録する。半導体ウェーハ上の半導体系積回路 法に関し、特に同一半導体基板上にある複数の半導体集 10 の電気的特性試験時にチップ領域のコードパターンを光 学的に読み取り、その良否の判定結果や電気的特性によ るグレード選別情報等を各々の半導体集積回路の個別情 報と共にチップ上のメモリセルに電子的に記録すること が出来る。そのために、特性試験においてはマーキング を行う必要もなく機械的なダメージを無くすことも出来 る。又、組立投入時には光学的に個体情報を読み取り記 録媒体上に記録されたデータと照合し必要なグレードの チップのみを選別して組立てることが可能となる。

100101

【発明の効果】以上説明したように本発明は、半導体ウ ェーハの各チップ領域毎にステッパーによる識別バター ンを形成することによって、電気的特性試験結果を個体 認識させることができ、製品組立における効率的投入や 製造コストを改善させるという効果を有する。

【図面の簡単な説明】


【図1】本発明の一実施例を示す半導体チップの平面図 及び部分拡大図。


【図2】本発明のコードバターン形成方法を説明するた めの模式図。

【図3】従来の半導体集積回路の一例を説明するための 半導体ウェーハの平面図。


【符号の説明】

- 半速体ウェーハ
- チップ領域
- アルミニウム圏
- 4. 5 コード領戦
- コードバターン 6
- ブラインド 7
- レチクル
- 縮小レンズ
- Α 品負
- 不良品 В





[図3]



[22]